две ПЗС-матрицы, одна CCX в CCD, 32 Mo L3 в CCX

Вчера вечером в сети появилась техническая статья, описывающая некоторые особенности ожидаемых процессоров Ryzen 4000, построенных на микроархитектуре Zen 3. В целом она не принесла особых разоблачений, но подтвердила многие из ранее сделанных предположений. .

Согласно документации, процессоры Ryzen 4000 (кодовое название Vermeer) сохранят конфигурацию набора микросхем, введенную в их предшественниках поколения Zen 2. Будущие массовые процессоры, как и раньше, будут иметь набор микросхем ввода-вывода и одну или две ПЗС-матрицы ( Core Сomplex Die) – чипы, содержащие вычислительные ядра.

Основным отличием процессоров Zen 3 будет внутреннее устройство ПЗС-матрицы. В то время как каждая CCD в настоящее время содержит два четырехъядерных CCX (Core Complex), каждый из которых имеет свой сегмент кеш-памяти третьего уровня объемом 16 МБ, чипы Ryzen 4000 будут состоять из восьмиъядерного CCX. Объем кэша L3 в каждом CCX увеличится с 16 МБ до 32 МБ, но это, очевидно, не изменит общую емкость кеша. Восьмиъядерные процессоры серии Ryzen 4000, которые теперь будут иметь один чип CCD, будут иметь 32 МБ кэш-памяти L3, а 16-ядерные процессоры с двумя чипами CCD будут иметь 64 МБ кеша L3, состоящего из двух сегментов.

Изменений в размере кэша L2 ждать не нужно: каждое из ядер процессора будет иметь 512 КБ кэша L2.

Однако более крупный CCX, очевидно, повлияет на производительность. Каждое из ядер Zen 3 будет иметь прямой доступ к большему количеству кеша L3, и большее количество ядер смогут обмениваться данными напрямую, минуя Infinity Fabric. Это означает, что Zen 3 сократит задержки связи между ядрами, и влияние на производительность ограниченной пропускной способности соединительной части процессорной шины Infinity Fabric уменьшится, что означает, что в конце count, флаг IPC (количество инструкций, выполняемых за такт) увеличится.

При этом речь не идет об увеличении количества ядер в массовых процессорах. Максимальное количество микросхем CCD на Ryzen 4000 будет ограничено двумя, поэтому максимальное количество ядер в процессоре не может превышать 16.

Кроме того, никаких серьезных изменений с поддержкой памяти не ожидается. Как следует из документа, официально поддерживаемым максимальным режимом для Ryzen 4000 останется DDR4-3200.

В документации не приводятся какие-либо подробности о составе диапазона и частотах входящих в него процессоров. Более подробная информация, вероятно, будет опубликована 8 октября, когда AMD проведет специальное мероприятие, посвященное процессорам Ryzen 4000 и микроархитектуре Zen 3.